본문 바로가기
반응형

학부공부163

26. Thread(1) 오늘은 thread에 대해 이야기 해볼까 합니다. Process에 대해 복습하고 넘어갈 필요가 있는데요. 프로세스 이야기를 하면서 더 이상 프로그램이라고 표현하지 않겠다고 이야기드렸습니다.(하나의 프로그램에서 많은 프로세스가 생길 수 있기 때문입니다.) 프로세스는 execution unit(스케쥴링 단위)와 protection domain(자원 보호)를 위한 abstraction입니다. 프로그램과 프로세스의 관계는 executing program with a single thread of control 지금까지의 프로세스 개념이고 하나의 실행 흐름을 가지고 실행중인 프로그램이였습니다. Control flow와 single thread라고 표현하는데요. 이때 1개의 실행 flow를 여러 개로 만들면 어떨까.. 2021. 12. 8.
25. OS Scheduling case [Interesting topic to study] 안녕하세요. 오늘은 Linux를 제외한 다른 OS의 스케쥴링에 대해 살펴보겠습니다. Windows scheduling과 Solaris scheduling에 대해 소개해드리겠습니다. Linux는 이전 포스팅에서 소개해드렸으니 참고해주시면 좋을 것 같습니다. 2021.12.07 - [학부공부/OS_운영체제] - 24. CPU Scheduling(4) 24. CPU Scheduling(4) 안녕하세요. 저번 포스팅에서는 multicore 스케쥴링 방식에 대해 알아보았습니다. 오늘은 조금 더 깊게 Linux 스케쥴링에 대해 알아볼까 합니다. 24.01. Linux CFS(Completely Fiar Scheduler) Linux 스케쥴러는.. ku320121.tistory.com 25.1. Windows Sch.. 2021. 12. 7.
24. CPU Scheduling(4) 안녕하세요. 저번 포스팅에서는 multicore 스케쥴링 방식에 대해 알아보았습니다. 오늘은 조금 더 깊게 Linux 스케쥴링에 대해 알아볼까 합니다. 24.01. Linux CFS(Completely Fiar Scheduler) Linux 스케쥴러는 오랫동안 발전을 해왔습니다. 현재는 상당히 안정적이고 공평한 스케쥴러가 있는데요. CFS입니다. Multi queue 개념을 적용하여 starvation없이 작동하는데요. 프로세스의 수에 따라 period를 계산(Default : 24ms, # of process * 3ms)합니다. Time slice는 weight로 계산하는데요. 여기서 weight는 priority입니다. 각 프로세스가 얼마의 time period를 가지는지 나오고 동일한 ratio면 .. 2021. 12. 7.
23. CPU Scheduling(3) 안녕하세요. 오늘은 Multicore 스케쥴링 방식에 대해 알아볼까 합니다. 지난 포스팅까지는 Single CPU, Single Core를 가정하고 설명드렸습니다. FCFS, SJF, 우선순위, Round robin, Multilevel queue 스케쥴링에 대해 알아보았었는데요. 사실 Single core에서 Multicore로 넘어온지도 오래되었고(현재 쿼드코어 이상이 보편화되어 있습니다.) 최근에는 multiprocessor보다 multicore로 가는 경향이 있습니다. GPU(Graphical processing unit)를 AI에 사용하는 것도 멀티코어 스케쥴링에 대해 알아보아야 하는 중요한 이유 중 하나입니다. 불과 5년전에는 컴퓨터 화면의 렌더링을 효율적으로 하게하기 위한 하드웨어 accel.. 2021. 12. 6.
8. ARM 5stage pipeline report 2 [Computer Architecture] 8.1. Code # 아래 code는 부정행위 방지를 위해 정상 동작하지 않도록 일부 수정된 code입니다. 따라서 정상 작동하지 않는 code임을 유의하여 주시기 바랍니다. module ExtendMUX( input[23:0] in, input[1:0] ImmSrc, input PC_Stall, output reg[31:0] ExtImm ); integer i; always @ (*) begin if(PC_Stall == 1'b0) begin case(ImmSrc) 2'b00: begin ExtImm[7:0] = in[7:0]; for(i=8;i 2021. 12. 2.
7. ARM 5stage pipeline report 1 [Computer Architecture] 7.1. Module description Goal : Detailed explanation for each module of the processor we implemented [Provided circuit diagram analysis and modification] [Most important point to consider] 1. Each stage has 1 clock cycle time. (In other words, the MODULE_armreduced output pc update and pipeline registers use the same edge.) Therefore, the 15th block of reg[31:0] registers[15:0] of MODULE_Register.. 2021. 12. 2.
반응형

티스토리툴바